ਪੈਕਿੰਗ ਤਕਨਾਲੋਜੀ ਸੈਮੀਕੰਡਕਟਰ ਉਦਯੋਗ ਵਿੱਚ ਸਭ ਤੋਂ ਮਹੱਤਵਪੂਰਨ ਪ੍ਰਕਿਰਿਆਵਾਂ ਵਿੱਚੋਂ ਇੱਕ ਹੈ। ਪੈਕੇਜ ਦੀ ਸ਼ਕਲ ਦੇ ਅਨੁਸਾਰ, ਇਸਨੂੰ ਸਾਕਟ ਪੈਕੇਜ, ਸਤਹ ਮਾਊਂਟ ਪੈਕੇਜ, ਬੀਜੀਏ ਪੈਕੇਜ, ਚਿੱਪ ਸਾਈਜ਼ ਪੈਕੇਜ (ਸੀਐਸਪੀ), ਸਿੰਗਲ ਚਿੱਪ ਮੋਡੀਊਲ ਪੈਕੇਜ (ਐਸਸੀਐਮ, ਪ੍ਰਿੰਟਿਡ ਸਰਕਟ ਬੋਰਡ (ਪੀਸੀਬੀ) 'ਤੇ ਵਾਇਰਿੰਗ ਵਿਚਕਾਰ ਪਾੜਾ ਵਿੱਚ ਵੰਡਿਆ ਜਾ ਸਕਦਾ ਹੈ। ਅਤੇ ਏਕੀਕ੍ਰਿਤ ਸਰਕਟ (IC) ਬੋਰਡ ਪੈਡ ਮੈਚ), ਮਲਟੀ-ਚਿੱਪ ਮੋਡੀਊਲ ਪੈਕੇਜ (MCM, ਜੋ ਕਿ ਵਿਭਿੰਨ ਚਿਪਸ ਨੂੰ ਏਕੀਕ੍ਰਿਤ ਕਰ ਸਕਦਾ ਹੈ), ਵੇਫਰ ਪੱਧਰ ਪੈਕੇਜ (WLP, ਫੈਨ-ਆਊਟ ਵੇਫਰ ਲੈਵਲ ਪੈਕੇਜ (FOWLP), ਮਾਈਕ੍ਰੋ ਸਰਫੇਸ ਮਾਊਂਟ ਕੰਪੋਨੈਂਟਸ (ਮਾਈਕ੍ਰੋ ਐੱਸਐੱਮਡੀ), ਆਦਿ), ਤਿੰਨ-ਅਯਾਮੀ ਪੈਕੇਜ (ਮਾਈਕ੍ਰੋ ਬੰਪ ਇੰਟਰਕਨੈਕਟ ਪੈਕੇਜ, TSV ਇੰਟਰਕਨੈਕਟ ਪੈਕੇਜ, ਆਦਿ), ਸਿਸਟਮ ਪੈਕੇਜ (SIP) , ਚਿੱਪ ਸਿਸਟਮ (SOC)।
3D ਪੈਕੇਜਿੰਗ ਦੇ ਰੂਪਾਂ ਨੂੰ ਮੁੱਖ ਤੌਰ 'ਤੇ ਤਿੰਨ ਸ਼੍ਰੇਣੀਆਂ ਵਿੱਚ ਵੰਡਿਆ ਗਿਆ ਹੈ: ਦਫ਼ਨਾਈ ਕਿਸਮ (ਬਹੁ-ਲੇਅਰ ਵਾਇਰਿੰਗ ਵਿੱਚ ਜੰਤਰ ਨੂੰ ਦਫ਼ਨਾਉਣਾ ਜਾਂ ਸਬਸਟਰੇਟ ਵਿੱਚ ਦਫ਼ਨਾਉਣਾ), ਕਿਰਿਆਸ਼ੀਲ ਸਬਸਟਰੇਟ ਕਿਸਮ (ਸਿਲਿਕਨ ਵੇਫਰ ਏਕੀਕਰਣ: ਪਹਿਲਾਂ ਇੱਕ ਕਿਰਿਆਸ਼ੀਲ ਸਬਸਟਰੇਟ ਬਣਾਉਣ ਲਈ ਭਾਗਾਂ ਅਤੇ ਵੇਫਰ ਸਬਸਟਰੇਟ ਨੂੰ ਏਕੀਕ੍ਰਿਤ ਕਰਨਾ। ; ਫਿਰ ਮਲਟੀ-ਲੇਅਰ ਇੰਟਰਕਨੈਕਸ਼ਨ ਲਾਈਨਾਂ ਦਾ ਪ੍ਰਬੰਧ ਕਰੋ, ਅਤੇ ਹੋਰ ਚਿਪਸ ਜਾਂ ਕੰਪੋਨੈਂਟਸ ਨੂੰ ਇਕੱਠੇ ਕਰੋ ਸਿਖਰ ਦੀ ਪਰਤ) ਅਤੇ ਸਟੈਕਡ ਕਿਸਮ (ਸਿਲਿਕਨ ਵੇਫਰਾਂ ਨਾਲ ਸਟੈਕਡ ਸਿਲੀਕਾਨ ਵੇਫਰ, ਸਿਲੀਕਾਨ ਵੇਫਰਾਂ ਨਾਲ ਸਟੈਕਡ ਚਿਪਸ, ਅਤੇ ਚਿਪਸ ਨਾਲ ਸਟੈਕਡ ਚਿਪਸ)।
3D ਇੰਟਰਕਨੈਕਸ਼ਨ ਵਿਧੀਆਂ ਵਿੱਚ ਤਾਰ ਬੰਧਨ (WB), ਫਲਿੱਪ ਚਿੱਪ (FC), ਸਿਲੀਕਾਨ ਰਾਹੀਂ (TSV), ਫਿਲਮ ਕੰਡਕਟਰ, ਆਦਿ ਸ਼ਾਮਲ ਹਨ।
TSV ਚਿਪਸ ਦੇ ਵਿਚਕਾਰ ਲੰਬਕਾਰੀ ਇੰਟਰਕਨੈਕਸ਼ਨ ਨੂੰ ਮਹਿਸੂਸ ਕਰਦਾ ਹੈ। ਕਿਉਂਕਿ ਲੰਬਕਾਰੀ ਇੰਟਰਕੁਨੈਕਸ਼ਨ ਲਾਈਨ ਵਿੱਚ ਸਭ ਤੋਂ ਛੋਟੀ ਦੂਰੀ ਅਤੇ ਉੱਚ ਤਾਕਤ ਹੁੰਦੀ ਹੈ, ਇਸ ਲਈ ਮਿਨੀਏਚਰਾਈਜ਼ੇਸ਼ਨ, ਉੱਚ ਘਣਤਾ, ਉੱਚ ਪ੍ਰਦਰਸ਼ਨ, ਅਤੇ ਬਹੁ-ਕਾਰਜਸ਼ੀਲ ਵਿਪਰੀਤ ਬਣਤਰ ਪੈਕੇਜਿੰਗ ਨੂੰ ਮਹਿਸੂਸ ਕਰਨਾ ਆਸਾਨ ਹੁੰਦਾ ਹੈ। ਇਸ ਦੇ ਨਾਲ ਹੀ, ਇਹ ਵੱਖ-ਵੱਖ ਸਮੱਗਰੀਆਂ ਦੇ ਚਿਪਸ ਨੂੰ ਵੀ ਆਪਸ ਵਿੱਚ ਜੋੜ ਸਕਦਾ ਹੈ;
ਵਰਤਮਾਨ ਵਿੱਚ, TSV ਪ੍ਰਕਿਰਿਆ ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਹੋਏ ਦੋ ਕਿਸਮ ਦੀਆਂ ਮਾਈਕ੍ਰੋਇਲੈਕਟ੍ਰੋਨਿਕ ਨਿਰਮਾਣ ਤਕਨਾਲੋਜੀਆਂ ਹਨ: ਤਿੰਨ-ਅਯਾਮੀ ਸਰਕਟ ਪੈਕੇਜਿੰਗ (3D IC ਏਕੀਕਰਣ) ਅਤੇ ਤਿੰਨ-ਅਯਾਮੀ ਸਿਲੀਕਾਨ ਪੈਕੇਜਿੰਗ (3D Si ਏਕੀਕਰਣ)।
ਦੋ ਰੂਪਾਂ ਵਿੱਚ ਅੰਤਰ ਇਹ ਹੈ ਕਿ:
(1) 3D ਸਰਕਟ ਪੈਕੇਜਿੰਗ ਲਈ ਚਿੱਪ ਇਲੈਕਟ੍ਰੋਡਾਂ ਨੂੰ ਬੰਪਾਂ ਵਿੱਚ ਤਿਆਰ ਕਰਨ ਦੀ ਲੋੜ ਹੁੰਦੀ ਹੈ, ਅਤੇ ਬੰਪ ਆਪਸ ਵਿੱਚ ਜੁੜੇ ਹੁੰਦੇ ਹਨ (ਬੰਧਨ, ਫਿਊਜ਼ਨ, ਵੈਲਡਿੰਗ, ਆਦਿ ਦੁਆਰਾ ਬੰਨ੍ਹੇ ਜਾਂਦੇ ਹਨ), ਜਦੋਂ ਕਿ 3D ਸਿਲੀਕਾਨ ਪੈਕੇਜਿੰਗ ਚਿਪਸ (ਆਕਸਾਈਡਾਂ ਅਤੇ ਕਯੂ ਵਿਚਕਾਰ ਬੰਧਨ) ਵਿਚਕਾਰ ਇੱਕ ਸਿੱਧਾ ਆਪਸੀ ਕੁਨੈਕਸ਼ਨ ਹੈ। -Cu ਬੰਧਨ).
(2) 3D ਸਰਕਟ ਏਕੀਕਰਣ ਤਕਨਾਲੋਜੀ ਵੇਫਰਾਂ (3D ਸਰਕਟ ਪੈਕੇਜਿੰਗ, 3D ਸਿਲੀਕਾਨ ਪੈਕੇਜਿੰਗ) ਵਿਚਕਾਰ ਬੰਧਨ ਦੁਆਰਾ ਪ੍ਰਾਪਤ ਕੀਤੀ ਜਾ ਸਕਦੀ ਹੈ, ਜਦੋਂ ਕਿ ਚਿੱਪ-ਟੂ-ਚਿੱਪ ਬੰਧਨ ਅਤੇ ਚਿੱਪ-ਟੂ-ਵੇਫਰ ਬੰਧਨ ਸਿਰਫ 3D ਸਰਕਟ ਪੈਕੇਜਿੰਗ ਦੁਆਰਾ ਪ੍ਰਾਪਤ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ।
(3) 3D ਸਰਕਟ ਪੈਕਜਿੰਗ ਪ੍ਰਕਿਰਿਆ ਦੁਆਰਾ ਏਕੀਕ੍ਰਿਤ ਚਿਪਸ ਦੇ ਵਿਚਕਾਰ ਅੰਤਰ ਹਨ, ਅਤੇ ਸਿਸਟਮ ਦੇ ਮਕੈਨੀਕਲ ਅਤੇ ਇਲੈਕਟ੍ਰੀਕਲ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਦੀ ਸਥਿਰਤਾ ਨੂੰ ਯਕੀਨੀ ਬਣਾਉਣ ਲਈ ਸਿਸਟਮ ਦੀ ਥਰਮਲ ਚਾਲਕਤਾ ਅਤੇ ਥਰਮਲ ਵਿਸਤਾਰ ਗੁਣਾਂਕ ਨੂੰ ਅਨੁਕੂਲ ਕਰਨ ਲਈ ਡਾਈਇਲੈਕਟ੍ਰਿਕ ਸਮੱਗਰੀਆਂ ਨੂੰ ਭਰਨ ਦੀ ਜ਼ਰੂਰਤ ਹੈ; 3D ਸਿਲੀਕਾਨ ਪੈਕੇਜਿੰਗ ਪ੍ਰਕਿਰਿਆ ਦੁਆਰਾ ਏਕੀਕ੍ਰਿਤ ਚਿੱਪਾਂ ਵਿਚਕਾਰ ਕੋਈ ਅੰਤਰ ਨਹੀਂ ਹੈ, ਅਤੇ ਚਿੱਪ ਦੀ ਬਿਜਲੀ ਦੀ ਖਪਤ, ਵਾਲੀਅਮ ਅਤੇ ਵਜ਼ਨ ਛੋਟਾ ਹੈ, ਅਤੇ ਬਿਜਲੀ ਦੀ ਕਾਰਗੁਜ਼ਾਰੀ ਸ਼ਾਨਦਾਰ ਹੈ।
TSV ਪ੍ਰਕਿਰਿਆ ਸਬਸਟਰੇਟ ਰਾਹੀਂ ਇੱਕ ਲੰਬਕਾਰੀ ਸਿਗਨਲ ਮਾਰਗ ਬਣਾ ਸਕਦੀ ਹੈ ਅਤੇ ਇੱਕ ਤਿੰਨ-ਅਯਾਮੀ ਕੰਡਕਟਰ ਮਾਰਗ ਬਣਾਉਣ ਲਈ ਸਬਸਟਰੇਟ ਦੇ ਉੱਪਰ ਅਤੇ ਹੇਠਾਂ RDL ਨੂੰ ਜੋੜ ਸਕਦੀ ਹੈ। ਇਸਲਈ, TSV ਪ੍ਰਕਿਰਿਆ ਇੱਕ ਤਿੰਨ-ਅਯਾਮੀ ਪੈਸਿਵ ਯੰਤਰ ਢਾਂਚੇ ਨੂੰ ਬਣਾਉਣ ਲਈ ਮਹੱਤਵਪੂਰਨ ਅਧਾਰਾਂ ਵਿੱਚੋਂ ਇੱਕ ਹੈ।
ਲਾਈਨ ਦੇ ਅਗਲੇ ਸਿਰੇ (FEOL) ਅਤੇ ਲਾਈਨ ਦੇ ਪਿਛਲੇ ਸਿਰੇ (BEOL) ਦੇ ਵਿਚਕਾਰ ਦੇ ਕ੍ਰਮ ਦੇ ਅਨੁਸਾਰ, TSV ਪ੍ਰਕਿਰਿਆ ਨੂੰ ਤਿੰਨ ਮੁੱਖ ਧਾਰਾ ਨਿਰਮਾਣ ਪ੍ਰਕਿਰਿਆਵਾਂ ਵਿੱਚ ਵੰਡਿਆ ਜਾ ਸਕਦਾ ਹੈ, ਅਰਥਾਤ, ਪਹਿਲੇ (ViaFirst), ਮੱਧ (Via Middle) ਅਤੇ ਆਖਰੀ (ਆਖਰੀ ਰਾਹੀਂ) ਪ੍ਰਕਿਰਿਆ ਰਾਹੀਂ, ਜਿਵੇਂ ਕਿ ਚਿੱਤਰ ਵਿੱਚ ਦਿਖਾਇਆ ਗਿਆ ਹੈ।
1. ਐਚਿੰਗ ਪ੍ਰਕਿਰਿਆ ਰਾਹੀਂ
ਐਚਿੰਗ ਪ੍ਰਕਿਰਿਆ TSV ਢਾਂਚੇ ਦੇ ਨਿਰਮਾਣ ਦੀ ਕੁੰਜੀ ਹੈ। ਇੱਕ ਢੁਕਵੀਂ ਐਚਿੰਗ ਪ੍ਰਕਿਰਿਆ ਦੀ ਚੋਣ ਕਰਨਾ TSV ਦੀ ਮਕੈਨੀਕਲ ਤਾਕਤ ਅਤੇ ਇਲੈਕਟ੍ਰੀਕਲ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਨੂੰ ਪ੍ਰਭਾਵਸ਼ਾਲੀ ਢੰਗ ਨਾਲ ਸੁਧਾਰ ਸਕਦਾ ਹੈ, ਅਤੇ ਅੱਗੇ TSV ਤਿੰਨ-ਅਯਾਮੀ ਯੰਤਰਾਂ ਦੀ ਸਮੁੱਚੀ ਭਰੋਸੇਯੋਗਤਾ ਨਾਲ ਸਬੰਧਤ ਹੈ।
ਵਰਤਮਾਨ ਵਿੱਚ, ਐਚਿੰਗ ਪ੍ਰਕਿਰਿਆਵਾਂ ਦੁਆਰਾ ਚਾਰ ਮੁੱਖ ਮੁੱਖ ਧਾਰਾ TSV ਹਨ: ਡੀਪ ਰਿਐਕਟਿਵ ਆਇਨ ਐਚਿੰਗ (DRIE), ਗਿੱਲੀ ਐਚਿੰਗ, ਫੋਟੋ-ਸਹਾਇਤਾ ਇਲੈਕਟ੍ਰੋਕੈਮੀਕਲ ਐਚਿੰਗ (PAECE) ਅਤੇ ਲੇਜ਼ਰ ਡਰਿਲਿੰਗ।
(1) ਡੂੰਘੀ ਪ੍ਰਤੀਕਿਰਿਆਸ਼ੀਲ ਆਇਨ ਐਚਿੰਗ (DRIE)
ਡੀਪ ਰੀਐਕਟਿਵ ਆਇਨ ਐਚਿੰਗ, ਜਿਸ ਨੂੰ DRIE ਪ੍ਰਕਿਰਿਆ ਵੀ ਕਿਹਾ ਜਾਂਦਾ ਹੈ, ਸਭ ਤੋਂ ਵੱਧ ਵਰਤੀ ਜਾਂਦੀ TSV ਐਚਿੰਗ ਪ੍ਰਕਿਰਿਆ ਹੈ, ਜੋ ਮੁੱਖ ਤੌਰ 'ਤੇ ਉੱਚ ਪਹਿਲੂ ਅਨੁਪਾਤ ਵਾਲੇ ਢਾਂਚੇ ਦੁਆਰਾ TSV ਨੂੰ ਮਹਿਸੂਸ ਕਰਨ ਲਈ ਵਰਤੀ ਜਾਂਦੀ ਹੈ। ਪਰੰਪਰਾਗਤ ਪਲਾਜ਼ਮਾ ਐਚਿੰਗ ਪ੍ਰਕਿਰਿਆਵਾਂ ਆਮ ਤੌਰ 'ਤੇ ਘੱਟ ਐਚਿੰਗ ਦਰ ਅਤੇ ਐਚਿੰਗ ਮਾਸਕ ਚੋਣ ਦੀ ਘਾਟ ਦੇ ਨਾਲ, ਕਈ ਮਾਈਕ੍ਰੋਨ ਦੀ ਐਚਿੰਗ ਡੂੰਘਾਈ ਨੂੰ ਪ੍ਰਾਪਤ ਕਰ ਸਕਦੀਆਂ ਹਨ। ਬੋਸ਼ ਨੇ ਇਸ ਆਧਾਰ 'ਤੇ ਅਨੁਸਾਰੀ ਪ੍ਰਕਿਰਿਆ ਸੁਧਾਰ ਕੀਤੇ ਹਨ। SF6 ਨੂੰ ਇੱਕ ਪ੍ਰਤੀਕਿਰਿਆਸ਼ੀਲ ਗੈਸ ਵਜੋਂ ਵਰਤਣ ਅਤੇ ਸਾਈਡਵਾਲਾਂ ਲਈ ਇੱਕ ਪੈਸੀਵੇਸ਼ਨ ਸੁਰੱਖਿਆ ਵਜੋਂ ਐਚਿੰਗ ਪ੍ਰਕਿਰਿਆ ਦੌਰਾਨ C4F8 ਗੈਸ ਨੂੰ ਛੱਡਣ ਨਾਲ, ਸੁਧਾਰੀ ਹੋਈ DRIE ਪ੍ਰਕਿਰਿਆ ਉੱਚ ਪਹਿਲੂ ਅਨੁਪਾਤ ਵਿਅਸ ਐਚਿੰਗ ਲਈ ਢੁਕਵੀਂ ਹੈ। ਇਸ ਲਈ, ਇਸਨੂੰ ਇਸਦੇ ਖੋਜੀ ਦੇ ਬਾਅਦ ਬੌਸ਼ ਪ੍ਰਕਿਰਿਆ ਵੀ ਕਿਹਾ ਜਾਂਦਾ ਹੈ।
ਹੇਠਾਂ ਦਿੱਤੀ ਤਸਵੀਰ DRIE ਪ੍ਰਕਿਰਿਆ ਨੂੰ ਐਚਿੰਗ ਦੁਆਰਾ ਬਣਾਈ ਗਈ ਉੱਚ ਪਹਿਲੂ ਅਨੁਪਾਤ ਦੀ ਇੱਕ ਫੋਟੋ ਹੈ।
ਹਾਲਾਂਕਿ DRIE ਪ੍ਰਕਿਰਿਆ ਨੂੰ ਇਸਦੀ ਚੰਗੀ ਨਿਯੰਤਰਣਯੋਗਤਾ ਦੇ ਕਾਰਨ TSV ਪ੍ਰਕਿਰਿਆ ਵਿੱਚ ਵਿਆਪਕ ਤੌਰ 'ਤੇ ਵਰਤਿਆ ਜਾਂਦਾ ਹੈ, ਇਸਦਾ ਨੁਕਸਾਨ ਇਹ ਹੈ ਕਿ ਸਾਈਡਵਾਲ ਦੀ ਸਮਤਲਤਾ ਮਾੜੀ ਹੈ ਅਤੇ ਸਕੈਲਪ-ਆਕਾਰ ਦੇ ਝੁਰੜੀਆਂ ਦੇ ਨੁਕਸ ਬਣ ਜਾਣਗੇ। ਇਹ ਨੁਕਸ ਵਧੇਰੇ ਮਹੱਤਵਪੂਰਨ ਹੁੰਦਾ ਹੈ ਜਦੋਂ ਉੱਚ ਪਹਿਲੂ ਅਨੁਪਾਤ ਵਿਅਸ ਨੂੰ ਐਚਿੰਗ ਕੀਤਾ ਜਾਂਦਾ ਹੈ।
(2) ਗਿੱਲੀ ਐਚਿੰਗ
ਗਿੱਲੀ ਐਚਿੰਗ ਛੇਕ ਰਾਹੀਂ ਐਚਿੰਗ ਕਰਨ ਲਈ ਮਾਸਕ ਅਤੇ ਰਸਾਇਣਕ ਐਚਿੰਗ ਦੇ ਸੁਮੇਲ ਦੀ ਵਰਤੋਂ ਕਰਦੀ ਹੈ। ਸਭ ਤੋਂ ਆਮ ਤੌਰ 'ਤੇ ਵਰਤਿਆ ਜਾਣ ਵਾਲਾ ਐਚਿੰਗ ਹੱਲ KOH ਹੈ, ਜੋ ਕਿ ਸਿਲੀਕਾਨ ਸਬਸਟਰੇਟ ਦੀਆਂ ਸਥਿਤੀਆਂ ਨੂੰ ਨੱਕਾਸ਼ੀ ਕਰ ਸਕਦਾ ਹੈ ਜੋ ਮਾਸਕ ਦੁਆਰਾ ਸੁਰੱਖਿਅਤ ਨਹੀਂ ਹਨ, ਇਸ ਤਰ੍ਹਾਂ ਲੋੜੀਂਦੇ ਥਰੋ-ਹੋਲ ਬਣਤਰ ਬਣਾਉਂਦੇ ਹਨ। ਗਿੱਲੀ ਐਚਿੰਗ ਸਭ ਤੋਂ ਪੁਰਾਣੀ ਥ੍ਰੂ-ਹੋਲ ਐਚਿੰਗ ਪ੍ਰਕਿਰਿਆ ਵਿਕਸਿਤ ਕੀਤੀ ਗਈ ਹੈ। ਕਿਉਂਕਿ ਇਸਦੇ ਪ੍ਰਕਿਰਿਆ ਦੇ ਪੜਾਅ ਅਤੇ ਲੋੜੀਂਦੇ ਉਪਕਰਣ ਮੁਕਾਬਲਤਨ ਸਧਾਰਨ ਹਨ, ਇਹ ਘੱਟ ਕੀਮਤ 'ਤੇ TSV ਦੇ ਵੱਡੇ ਉਤਪਾਦਨ ਲਈ ਢੁਕਵਾਂ ਹੈ। ਹਾਲਾਂਕਿ, ਇਸਦਾ ਰਸਾਇਣਕ ਐਚਿੰਗ ਮਕੈਨਿਜ਼ਮ ਇਹ ਨਿਰਧਾਰਤ ਕਰਦਾ ਹੈ ਕਿ ਇਸ ਵਿਧੀ ਦੁਆਰਾ ਬਣਾਇਆ ਗਿਆ ਥਰੋ-ਹੋਲ ਸਿਲਿਕਨ ਵੇਫਰ ਦੇ ਕ੍ਰਿਸਟਲ ਸਥਿਤੀ ਦੁਆਰਾ ਪ੍ਰਭਾਵਿਤ ਹੋਵੇਗਾ, ਐਚਡ ਥਰੂ-ਹੋਲ ਨੂੰ ਗੈਰ-ਲੰਬਕਾਰੀ ਬਣਾਉਂਦਾ ਹੈ ਪਰ ਚੌੜੇ ਸਿਖਰ ਅਤੇ ਤੰਗ ਥੱਲੇ ਦੀ ਇੱਕ ਸਪੱਸ਼ਟ ਘਟਨਾ ਦਿਖਾਉਂਦੀ ਹੈ। ਇਹ ਨੁਕਸ TSV ਨਿਰਮਾਣ ਵਿੱਚ ਗਿੱਲੀ ਐਚਿੰਗ ਦੀ ਵਰਤੋਂ ਨੂੰ ਸੀਮਿਤ ਕਰਦਾ ਹੈ।
(3) ਫੋਟੋ-ਸਹਾਇਕ ਇਲੈਕਟ੍ਰੋਕੈਮੀਕਲ ਐਚਿੰਗ (PAECE)
ਫੋਟੋ-ਸਹਾਇਕ ਇਲੈਕਟ੍ਰੋ ਕੈਮੀਕਲ ਐਚਿੰਗ (PAECE) ਦਾ ਮੂਲ ਸਿਧਾਂਤ ਅਲਟਰਾਵਾਇਲਟ ਰੋਸ਼ਨੀ ਦੀ ਵਰਤੋਂ ਇਲੈਕਟ੍ਰੌਨ-ਹੋਲ ਜੋੜਿਆਂ ਦੇ ਉਤਪਾਦਨ ਨੂੰ ਤੇਜ਼ ਕਰਨ ਲਈ ਹੈ, ਜਿਸ ਨਾਲ ਇਲੈਕਟ੍ਰੋਨ ਕੈਮੀਕਲ ਐਚਿੰਗ ਪ੍ਰਕਿਰਿਆ ਨੂੰ ਤੇਜ਼ ਕੀਤਾ ਜਾਂਦਾ ਹੈ। ਵਿਆਪਕ ਤੌਰ 'ਤੇ ਵਰਤੀ ਜਾਂਦੀ DRIE ਪ੍ਰਕਿਰਿਆ ਦੀ ਤੁਲਨਾ ਵਿੱਚ, PAECE ਪ੍ਰਕਿਰਿਆ 100:1 ਤੋਂ ਵੱਧ ਹੋਲ ਢਾਂਚੇ ਦੁਆਰਾ ਐਚਿੰਗ ਲਈ ਬਹੁਤ ਜ਼ਿਆਦਾ ਢੁਕਵੀਂ ਹੈ, ਪਰ ਇਸਦਾ ਨੁਕਸਾਨ ਇਹ ਹੈ ਕਿ ਐਚਿੰਗ ਡੂੰਘਾਈ ਦੀ ਨਿਯੰਤਰਣਯੋਗਤਾ DRIE ਨਾਲੋਂ ਕਮਜ਼ੋਰ ਹੈ, ਅਤੇ ਇਸਦੀ ਤਕਨਾਲੋਜੀ ਹੋਰ ਖੋਜ ਅਤੇ ਪ੍ਰਕਿਰਿਆ ਵਿੱਚ ਸੁਧਾਰ ਦੀ ਲੋੜ ਹੈ।
(4) ਲੇਜ਼ਰ ਡ੍ਰਿਲਿੰਗ
ਉਪਰੋਕਤ ਤਿੰਨ ਤਰੀਕਿਆਂ ਤੋਂ ਵੱਖਰਾ ਹੈ। ਲੇਜ਼ਰ ਡ੍ਰਿਲਿੰਗ ਵਿਧੀ ਇੱਕ ਪੂਰੀ ਤਰ੍ਹਾਂ ਭੌਤਿਕ ਵਿਧੀ ਹੈ। ਇਹ ਮੁੱਖ ਤੌਰ 'ਤੇ TSV ਦੇ ਥ੍ਰੂ-ਹੋਲ ਨਿਰਮਾਣ ਨੂੰ ਭੌਤਿਕ ਤੌਰ 'ਤੇ ਮਹਿਸੂਸ ਕਰਨ ਲਈ ਨਿਰਧਾਰਤ ਖੇਤਰ ਵਿੱਚ ਸਬਸਟਰੇਟ ਸਮੱਗਰੀ ਨੂੰ ਪਿਘਲਣ ਅਤੇ ਭਾਫ ਬਣਾਉਣ ਲਈ ਉੱਚ-ਊਰਜਾ ਲੇਜ਼ਰ ਕਿਰਨ ਦੀ ਵਰਤੋਂ ਕਰਦਾ ਹੈ।
ਲੇਜ਼ਰ ਡ੍ਰਿਲਿੰਗ ਦੁਆਰਾ ਬਣਾਏ ਗਏ ਥਰੋ-ਹੋਲ ਵਿੱਚ ਇੱਕ ਉੱਚ ਪਹਿਲੂ ਅਨੁਪਾਤ ਹੁੰਦਾ ਹੈ ਅਤੇ ਸਾਈਡਵਾਲ ਮੂਲ ਰੂਪ ਵਿੱਚ ਲੰਬਕਾਰੀ ਹੁੰਦਾ ਹੈ। ਹਾਲਾਂਕਿ, ਕਿਉਂਕਿ ਲੇਜ਼ਰ ਡ੍ਰਿਲਿੰਗ ਅਸਲ ਵਿੱਚ ਥਰੋ-ਹੋਲ ਬਣਾਉਣ ਲਈ ਸਥਾਨਕ ਹੀਟਿੰਗ ਦੀ ਵਰਤੋਂ ਕਰਦੀ ਹੈ, TSV ਦੀ ਮੋਰੀ ਕੰਧ ਥਰਮਲ ਨੁਕਸਾਨ ਦੁਆਰਾ ਨਕਾਰਾਤਮਕ ਤੌਰ 'ਤੇ ਪ੍ਰਭਾਵਿਤ ਹੋਵੇਗੀ ਅਤੇ ਭਰੋਸੇਯੋਗਤਾ ਨੂੰ ਘਟਾ ਦੇਵੇਗੀ।
2. ਲਾਈਨਰ ਪਰਤ ਜਮ੍ਹਾ ਕਰਨ ਦੀ ਪ੍ਰਕਿਰਿਆ
TSV ਦੇ ਨਿਰਮਾਣ ਲਈ ਇਕ ਹੋਰ ਮੁੱਖ ਤਕਨਾਲੋਜੀ ਲਾਈਨਰ ਪਰਤ ਜਮ੍ਹਾ ਕਰਨ ਦੀ ਪ੍ਰਕਿਰਿਆ ਹੈ।
ਲਾਈਨਰ ਪਰਤ ਜਮ੍ਹਾ ਕਰਨ ਦੀ ਪ੍ਰਕਿਰਿਆ ਥਰੋ-ਹੋਲ ਨੂੰ ਨੱਕਾਸ਼ੀ ਕੀਤੇ ਜਾਣ ਤੋਂ ਬਾਅਦ ਕੀਤੀ ਜਾਂਦੀ ਹੈ। ਜਮ੍ਹਾ ਲਾਈਨਰ ਪਰਤ ਆਮ ਤੌਰ 'ਤੇ ਇੱਕ ਆਕਸਾਈਡ ਹੁੰਦੀ ਹੈ ਜਿਵੇਂ ਕਿ SiO2। ਲਾਈਨਰ ਪਰਤ TSV ਦੇ ਅੰਦਰੂਨੀ ਕੰਡਕਟਰ ਅਤੇ ਸਬਸਟਰੇਟ ਦੇ ਵਿਚਕਾਰ ਸਥਿਤ ਹੈ, ਅਤੇ ਮੁੱਖ ਤੌਰ 'ਤੇ ਡੀਸੀ ਮੌਜੂਦਾ ਲੀਕੇਜ ਨੂੰ ਅਲੱਗ ਕਰਨ ਦੀ ਭੂਮਿਕਾ ਨਿਭਾਉਂਦੀ ਹੈ। ਆਕਸਾਈਡ ਜਮ੍ਹਾ ਕਰਨ ਤੋਂ ਇਲਾਵਾ, ਅਗਲੀ ਪ੍ਰਕਿਰਿਆ ਵਿੱਚ ਕੰਡਕਟਰ ਭਰਨ ਲਈ ਬੈਰੀਅਰ ਅਤੇ ਬੀਜ ਪਰਤਾਂ ਦੀ ਵੀ ਲੋੜ ਹੁੰਦੀ ਹੈ।
ਨਿਰਮਿਤ ਲਾਈਨਰ ਪਰਤ ਨੂੰ ਹੇਠ ਲਿਖੀਆਂ ਦੋ ਬੁਨਿਆਦੀ ਲੋੜਾਂ ਪੂਰੀਆਂ ਕਰਨੀਆਂ ਚਾਹੀਦੀਆਂ ਹਨ:
(1) ਇੰਸੂਲੇਟਿੰਗ ਲੇਅਰ ਦੀ ਟੁੱਟਣ ਵਾਲੀ ਵੋਲਟੇਜ ਨੂੰ TSV ਦੀਆਂ ਅਸਲ ਕੰਮਕਾਜੀ ਲੋੜਾਂ ਨੂੰ ਪੂਰਾ ਕਰਨਾ ਚਾਹੀਦਾ ਹੈ;
(2) ਜਮ੍ਹਾ ਕੀਤੀਆਂ ਪਰਤਾਂ ਬਹੁਤ ਜ਼ਿਆਦਾ ਇਕਸਾਰ ਹੁੰਦੀਆਂ ਹਨ ਅਤੇ ਇੱਕ ਦੂਜੇ ਨਾਲ ਚੰਗੀ ਤਰ੍ਹਾਂ ਚਿਪਕਦੀਆਂ ਹਨ।
ਹੇਠਾਂ ਦਿੱਤਾ ਚਿੱਤਰ ਪਲਾਜ਼ਮਾ ਇਨਹਾਂਸਡ ਕੈਮੀਕਲ ਵਾਸ਼ਪ ਡਿਪੋਜ਼ਿਸ਼ਨ (PECVD) ਦੁਆਰਾ ਜਮ੍ਹਾ ਲਾਈਨਰ ਪਰਤ ਦੀ ਇੱਕ ਫੋਟੋ ਦਿਖਾਉਂਦਾ ਹੈ।
ਵੱਖ-ਵੱਖ TSV ਨਿਰਮਾਣ ਪ੍ਰਕਿਰਿਆਵਾਂ ਲਈ ਜਮ੍ਹਾਂ ਪ੍ਰਕਿਰਿਆ ਨੂੰ ਉਸ ਅਨੁਸਾਰ ਐਡਜਸਟ ਕਰਨ ਦੀ ਲੋੜ ਹੈ। ਫਰੰਟ ਥ੍ਰੂ-ਹੋਲ ਪ੍ਰਕਿਰਿਆ ਲਈ, ਆਕਸਾਈਡ ਪਰਤ ਦੀ ਗੁਣਵੱਤਾ ਵਿੱਚ ਸੁਧਾਰ ਕਰਨ ਲਈ ਇੱਕ ਉੱਚ-ਤਾਪਮਾਨ ਜਮ੍ਹਾਂ ਪ੍ਰਕਿਰਿਆ ਦੀ ਵਰਤੋਂ ਕੀਤੀ ਜਾ ਸਕਦੀ ਹੈ।
ਆਮ ਉੱਚ-ਤਾਪਮਾਨ ਜਮ੍ਹਾ ਟੈਟਰਾਇਥਾਈਲ ਆਰਥੋਸਿਲੀਕੇਟ (TEOS) 'ਤੇ ਅਧਾਰਤ ਹੋ ਸਕਦਾ ਹੈ ਜੋ ਥਰਮਲ ਆਕਸੀਕਰਨ ਪ੍ਰਕਿਰਿਆ ਦੇ ਨਾਲ ਇੱਕ ਬਹੁਤ ਹੀ ਇਕਸਾਰ ਉੱਚ-ਗੁਣਵੱਤਾ ਵਾਲੀ SiO2 ਇੰਸੂਲੇਟਿੰਗ ਪਰਤ ਬਣਾਉਣ ਲਈ ਮਿਲਾਇਆ ਜਾ ਸਕਦਾ ਹੈ। ਮਿਡਲ ਥ੍ਰੂ-ਹੋਲ ਅਤੇ ਬੈਕ ਥ੍ਰੂ-ਹੋਲ ਪ੍ਰਕਿਰਿਆ ਲਈ, ਕਿਉਂਕਿ BEOL ਪ੍ਰਕਿਰਿਆ ਡਿਪੋਜ਼ਿਸ਼ਨ ਦੌਰਾਨ ਪੂਰੀ ਹੋ ਗਈ ਹੈ, BEOL ਸਮੱਗਰੀਆਂ ਨਾਲ ਅਨੁਕੂਲਤਾ ਨੂੰ ਯਕੀਨੀ ਬਣਾਉਣ ਲਈ ਇੱਕ ਘੱਟ-ਤਾਪਮਾਨ ਵਿਧੀ ਦੀ ਲੋੜ ਹੁੰਦੀ ਹੈ।
ਇਸ ਸਥਿਤੀ ਦੇ ਤਹਿਤ, ਜਮ੍ਹਾ ਕਰਨ ਦਾ ਤਾਪਮਾਨ 450° ਤੱਕ ਸੀਮਿਤ ਹੋਣਾ ਚਾਹੀਦਾ ਹੈ, ਜਿਸ ਵਿੱਚ ਇੱਕ ਇੰਸੂਲੇਟਿੰਗ ਪਰਤ ਵਜੋਂ SiO2 ਜਾਂ SiNx ਜਮ੍ਹਾ ਕਰਨ ਲਈ PECVD ਦੀ ਵਰਤੋਂ ਸ਼ਾਮਲ ਹੈ।
ਇੱਕ ਹੋਰ ਆਮ ਤਰੀਕਾ ਇੱਕ ਸੰਘਣੀ ਇੰਸੂਲੇਟਿੰਗ ਪਰਤ ਪ੍ਰਾਪਤ ਕਰਨ ਲਈ Al2O3 ਜਮ੍ਹਾ ਕਰਨ ਲਈ ਪ੍ਰਮਾਣੂ ਪਰਤ ਜਮ੍ਹਾ (ALD) ਦੀ ਵਰਤੋਂ ਕਰਨਾ ਹੈ।
3. ਧਾਤੂ ਭਰਨ ਦੀ ਪ੍ਰਕਿਰਿਆ
TSV ਭਰਨ ਦੀ ਪ੍ਰਕਿਰਿਆ ਲਾਈਨਰ ਜਮ੍ਹਾ ਕਰਨ ਦੀ ਪ੍ਰਕਿਰਿਆ ਦੇ ਤੁਰੰਤ ਬਾਅਦ ਕੀਤੀ ਜਾਂਦੀ ਹੈ, ਜੋ ਕਿ ਇੱਕ ਹੋਰ ਪ੍ਰਮੁੱਖ ਤਕਨਾਲੋਜੀ ਹੈ ਜੋ TSV ਦੀ ਗੁਣਵੱਤਾ ਨੂੰ ਨਿਰਧਾਰਤ ਕਰਦੀ ਹੈ।
ਜਿਹੜੀਆਂ ਸਮੱਗਰੀਆਂ ਨੂੰ ਭਰਿਆ ਜਾ ਸਕਦਾ ਹੈ ਉਹਨਾਂ ਵਿੱਚ ਵਰਤੀ ਗਈ ਪ੍ਰਕਿਰਿਆ ਦੇ ਅਧਾਰ ਤੇ ਡੋਪਡ ਪੋਲੀਸਿਲਿਕਨ, ਟੰਗਸਟਨ, ਕਾਰਬਨ ਨੈਨੋਟਿਊਬ ਆਦਿ ਸ਼ਾਮਲ ਹਨ, ਪਰ ਸਭ ਤੋਂ ਮੁੱਖ ਧਾਰਾ ਅਜੇ ਵੀ ਇਲੈਕਟ੍ਰੋਪਲੇਟਿਡ ਤਾਂਬਾ ਹੈ, ਕਿਉਂਕਿ ਇਸਦੀ ਪ੍ਰਕਿਰਿਆ ਪਰਿਪੱਕ ਹੈ ਅਤੇ ਇਸਦੀ ਬਿਜਲੀ ਅਤੇ ਥਰਮਲ ਚਾਲਕਤਾ ਮੁਕਾਬਲਤਨ ਉੱਚ ਹੈ।
ਥਰੂ ਹੋਲ ਵਿੱਚ ਇਸਦੀ ਇਲੈਕਟ੍ਰੋਪਲੇਟਿੰਗ ਦਰ ਦੇ ਵਿਤਰਣ ਅੰਤਰ ਦੇ ਅਨੁਸਾਰ, ਇਸਨੂੰ ਮੁੱਖ ਤੌਰ 'ਤੇ ਸਬ-ਕੌਨਫਾਰਮਲ, ਕਨਫਾਰਮਲ, ਸੁਪਰਕੌਨਫਾਰਮਲ ਅਤੇ ਤਲ-ਅੱਪ ਇਲੈਕਟ੍ਰੋਪਲੇਟਿੰਗ ਤਰੀਕਿਆਂ ਵਿੱਚ ਵੰਡਿਆ ਜਾ ਸਕਦਾ ਹੈ, ਜਿਵੇਂ ਕਿ ਚਿੱਤਰ ਵਿੱਚ ਦਿਖਾਇਆ ਗਿਆ ਹੈ।
ਸਬਕੌਨਫਾਰਮਲ ਇਲੈਕਟ੍ਰੋਪਲੇਟਿੰਗ ਮੁੱਖ ਤੌਰ 'ਤੇ ਟੀਐਸਵੀ ਖੋਜ ਦੇ ਸ਼ੁਰੂਆਤੀ ਪੜਾਅ ਵਿੱਚ ਵਰਤੀ ਜਾਂਦੀ ਸੀ। ਜਿਵੇਂ ਕਿ ਚਿੱਤਰ (a) ਵਿੱਚ ਦਿਖਾਇਆ ਗਿਆ ਹੈ, ਇਲੈਕਟ੍ਰੋਲਾਈਸਿਸ ਦੁਆਰਾ ਪ੍ਰਦਾਨ ਕੀਤੇ ਗਏ Cu ਆਇਨ ਸਿਖਰ 'ਤੇ ਕੇਂਦ੍ਰਿਤ ਹੁੰਦੇ ਹਨ, ਜਦੋਂ ਕਿ ਹੇਠਾਂ ਨਾਕਾਫ਼ੀ ਪੂਰਕ ਹੁੰਦਾ ਹੈ, ਜਿਸ ਕਾਰਨ ਥਰੋ-ਹੋਲ ਦੇ ਸਿਖਰ 'ਤੇ ਇਲੈਕਟ੍ਰੋਪਲੇਟਿੰਗ ਦੀ ਦਰ ਸਿਖਰ ਦੇ ਹੇਠਾਂ ਨਾਲੋਂ ਵੱਧ ਹੁੰਦੀ ਹੈ। ਇਸ ਲਈ, ਥਰੋ-ਹੋਲ ਦੇ ਸਿਖਰ ਨੂੰ ਪੂਰੀ ਤਰ੍ਹਾਂ ਭਰਨ ਤੋਂ ਪਹਿਲਾਂ ਪਹਿਲਾਂ ਹੀ ਬੰਦ ਕਰ ਦਿੱਤਾ ਜਾਵੇਗਾ, ਅਤੇ ਅੰਦਰ ਇੱਕ ਵੱਡੀ ਖਾਲੀ ਥਾਂ ਬਣ ਜਾਵੇਗੀ।
ਕਨਫਾਰਮਲ ਇਲੈਕਟ੍ਰੋਪਲੇਟਿੰਗ ਵਿਧੀ ਦਾ ਯੋਜਨਾਬੱਧ ਚਿੱਤਰ ਅਤੇ ਫੋਟੋ ਚਿੱਤਰ (ਬੀ) ਵਿੱਚ ਦਿਖਾਈ ਗਈ ਹੈ। Cu ਆਇਨਾਂ ਦੇ ਇਕਸਾਰ ਪੂਰਕ ਨੂੰ ਯਕੀਨੀ ਬਣਾਉਣ ਦੁਆਰਾ, ਥ੍ਰੂ-ਹੋਲ ਵਿੱਚ ਹਰੇਕ ਸਥਿਤੀ 'ਤੇ ਇਲੈਕਟ੍ਰੋਪਲੇਟਿੰਗ ਦੀ ਦਰ ਮੂਲ ਰੂਪ ਵਿੱਚ ਇੱਕੋ ਜਿਹੀ ਹੈ, ਇਸਲਈ ਅੰਦਰ ਸਿਰਫ਼ ਇੱਕ ਸੀਮ ਹੀ ਰਹਿ ਜਾਵੇਗੀ, ਅਤੇ ਵੋਇਡ ਵਾਲੀਅਮ ਸਬ-ਕੌਨਫਾਰਮਲ ਇਲੈਕਟ੍ਰੋਪਲੇਟਿੰਗ ਵਿਧੀ ਨਾਲੋਂ ਬਹੁਤ ਛੋਟਾ ਹੈ, ਇਸ ਲਈ ਇਹ ਵਿਆਪਕ ਤੌਰ 'ਤੇ ਵਰਤਿਆ ਗਿਆ ਹੈ.
ਇੱਕ ਖਾਲੀ-ਮੁਕਤ ਫਿਲਿੰਗ ਪ੍ਰਭਾਵ ਨੂੰ ਹੋਰ ਪ੍ਰਾਪਤ ਕਰਨ ਲਈ, ਸੁਪਰਕੌਨਫਾਰਮਲ ਇਲੈਕਟ੍ਰੋਪਲੇਟਿੰਗ ਵਿਧੀ ਨੂੰ ਅਨੁਕੂਲ ਇਲੈਕਟ੍ਰੋਪਲੇਟਿੰਗ ਵਿਧੀ ਨੂੰ ਅਨੁਕੂਲ ਬਣਾਉਣ ਲਈ ਪ੍ਰਸਤਾਵਿਤ ਕੀਤਾ ਗਿਆ ਸੀ। ਜਿਵੇਂ ਕਿ ਚਿੱਤਰ (c) ਵਿੱਚ ਦਿਖਾਇਆ ਗਿਆ ਹੈ, Cu ਆਇਨਾਂ ਦੀ ਸਪਲਾਈ ਨੂੰ ਨਿਯੰਤਰਿਤ ਕਰਕੇ, ਹੇਠਾਂ ਭਰਨ ਦੀ ਦਰ ਦੂਜੀਆਂ ਸਥਿਤੀਆਂ ਨਾਲੋਂ ਥੋੜ੍ਹੀ ਵੱਧ ਹੈ, ਇਸ ਤਰ੍ਹਾਂ ਖੱਬੇ ਪਾਸੇ ਦੀ ਸੀਮ ਨੂੰ ਪੂਰੀ ਤਰ੍ਹਾਂ ਖਤਮ ਕਰਨ ਲਈ ਹੇਠਾਂ ਤੋਂ ਉੱਪਰ ਤੱਕ ਭਰਨ ਦੀ ਦਰ ਦੇ ਸਟੈਪ ਗਰੇਡੀਐਂਟ ਨੂੰ ਅਨੁਕੂਲ ਬਣਾਇਆ ਜਾਂਦਾ ਹੈ। ਕਨਫਾਰਮਲ ਇਲੈਕਟ੍ਰੋਪਲੇਟਿੰਗ ਵਿਧੀ ਦੁਆਰਾ, ਤਾਂ ਜੋ ਪੂਰੀ ਤਰ੍ਹਾਂ ਬੇਕਾਰ-ਮੁਕਤ ਮੈਟਲ ਕਾਪਰ ਫਿਲਿੰਗ ਨੂੰ ਪ੍ਰਾਪਤ ਕੀਤਾ ਜਾ ਸਕੇ।
ਤਲ-ਅੱਪ ਇਲੈਕਟ੍ਰੋਪਲੇਟਿੰਗ ਵਿਧੀ ਨੂੰ ਸੁਪਰ-ਕੰਫਾਰਮਲ ਵਿਧੀ ਦਾ ਇੱਕ ਵਿਸ਼ੇਸ਼ ਕੇਸ ਮੰਨਿਆ ਜਾ ਸਕਦਾ ਹੈ। ਇਸ ਸਥਿਤੀ ਵਿੱਚ, ਹੇਠਾਂ ਨੂੰ ਛੱਡ ਕੇ ਇਲੈਕਟ੍ਰੋਪਲੇਟਿੰਗ ਦੀ ਦਰ ਜ਼ੀਰੋ ਤੱਕ ਦਬਾ ਦਿੱਤੀ ਜਾਂਦੀ ਹੈ, ਅਤੇ ਸਿਰਫ ਇਲੈਕਟ੍ਰੋਪਲੇਟਿੰਗ ਨੂੰ ਹੌਲੀ-ਹੌਲੀ ਹੇਠਾਂ ਤੋਂ ਉੱਪਰ ਤੱਕ ਕੀਤਾ ਜਾਂਦਾ ਹੈ। ਕਨਫਾਰਮਲ ਇਲੈਕਟ੍ਰੋਪਲੇਟਿੰਗ ਵਿਧੀ ਦੇ ਬੇਕਾਰ-ਮੁਕਤ ਲਾਭ ਤੋਂ ਇਲਾਵਾ, ਇਹ ਵਿਧੀ ਸਮੁੱਚੇ ਇਲੈਕਟ੍ਰੋਪਲੇਟਿੰਗ ਸਮੇਂ ਨੂੰ ਵੀ ਪ੍ਰਭਾਵਸ਼ਾਲੀ ਢੰਗ ਨਾਲ ਘਟਾ ਸਕਦੀ ਹੈ, ਇਸ ਲਈ ਹਾਲ ਹੀ ਦੇ ਸਾਲਾਂ ਵਿੱਚ ਇਸਦਾ ਵਿਆਪਕ ਅਧਿਐਨ ਕੀਤਾ ਗਿਆ ਹੈ।
4. RDL ਪ੍ਰਕਿਰਿਆ ਤਕਨਾਲੋਜੀ
RDL ਪ੍ਰਕਿਰਿਆ ਤਿੰਨ-ਅਯਾਮੀ ਪੈਕੇਜਿੰਗ ਪ੍ਰਕਿਰਿਆ ਵਿੱਚ ਇੱਕ ਲਾਜ਼ਮੀ ਬੁਨਿਆਦੀ ਤਕਨਾਲੋਜੀ ਹੈ। ਇਸ ਪ੍ਰਕਿਰਿਆ ਦੇ ਜ਼ਰੀਏ, ਪੋਰਟ ਰੀਡਿਸਟ੍ਰੀਬਿਊਸ਼ਨ ਜਾਂ ਪੈਕੇਜਾਂ ਵਿਚਕਾਰ ਆਪਸੀ ਕੁਨੈਕਸ਼ਨ ਦੇ ਉਦੇਸ਼ ਨੂੰ ਪ੍ਰਾਪਤ ਕਰਨ ਲਈ ਸਬਸਟਰੇਟ ਦੇ ਦੋਵਾਂ ਪਾਸਿਆਂ 'ਤੇ ਮੈਟਲ ਇੰਟਰਕਨੈਕਸ਼ਨਾਂ ਦਾ ਨਿਰਮਾਣ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ। ਇਸ ਲਈ, RDL ਪ੍ਰਕਿਰਿਆ ਨੂੰ ਫੈਨ-ਇਨ-ਫੈਨ-ਆਊਟ ਜਾਂ 2.5D/3D ਪੈਕੇਜਿੰਗ ਪ੍ਰਣਾਲੀਆਂ ਵਿੱਚ ਵਿਆਪਕ ਤੌਰ 'ਤੇ ਵਰਤਿਆ ਜਾਂਦਾ ਹੈ।
ਤਿੰਨ-ਅਯਾਮੀ ਯੰਤਰਾਂ ਨੂੰ ਬਣਾਉਣ ਦੀ ਪ੍ਰਕਿਰਿਆ ਵਿੱਚ, RDL ਪ੍ਰਕਿਰਿਆ ਨੂੰ ਆਮ ਤੌਰ 'ਤੇ TSV ਨੂੰ ਆਪਸ ਵਿੱਚ ਜੋੜਨ ਲਈ ਤਿੰਨ-ਅਯਾਮੀ ਡਿਵਾਈਸ ਢਾਂਚੇ ਦੀ ਇੱਕ ਕਿਸਮ ਨੂੰ ਮਹਿਸੂਸ ਕਰਨ ਲਈ ਵਰਤਿਆ ਜਾਂਦਾ ਹੈ।
ਵਰਤਮਾਨ ਵਿੱਚ ਦੋ ਮੁੱਖ ਮੁੱਖ ਧਾਰਾ RDL ਪ੍ਰਕਿਰਿਆਵਾਂ ਹਨ। ਪਹਿਲਾ ਫੋਟੋਸੈਂਸਟਿਵ ਪੋਲੀਮਰ 'ਤੇ ਅਧਾਰਤ ਹੈ ਅਤੇ ਕਾਪਰ ਇਲੈਕਟ੍ਰੋਪਲੇਟਿੰਗ ਅਤੇ ਐਚਿੰਗ ਪ੍ਰਕਿਰਿਆਵਾਂ ਨਾਲ ਜੋੜਿਆ ਗਿਆ ਹੈ; ਦੂਜਾ PECVD ਅਤੇ ਰਸਾਇਣਕ ਮਕੈਨੀਕਲ ਪਾਲਿਸ਼ਿੰਗ (CMP) ਪ੍ਰਕਿਰਿਆ ਦੇ ਨਾਲ ਮਿਲਾ ਕੇ Cu ਦਮਿਸ਼ਕ ਪ੍ਰਕਿਰਿਆ ਦੀ ਵਰਤੋਂ ਕਰਕੇ ਲਾਗੂ ਕੀਤਾ ਗਿਆ ਹੈ।
ਹੇਠਾਂ ਕ੍ਰਮਵਾਰ ਇਹਨਾਂ ਦੋ RDLs ਦੇ ਮੁੱਖ ਧਾਰਾ ਪ੍ਰਕਿਰਿਆ ਮਾਰਗਾਂ ਨੂੰ ਪੇਸ਼ ਕੀਤਾ ਜਾਵੇਗਾ।
ਫੋਟੋਸੈਂਸਟਿਵ ਪੋਲੀਮਰ 'ਤੇ ਆਧਾਰਿਤ RDL ਪ੍ਰਕਿਰਿਆ ਨੂੰ ਉਪਰੋਕਤ ਚਿੱਤਰ ਵਿੱਚ ਦਿਖਾਇਆ ਗਿਆ ਹੈ।
ਪਹਿਲਾਂ, PI ਜਾਂ BCB ਗੂੰਦ ਦੀ ਇੱਕ ਪਰਤ ਨੂੰ ਰੋਟੇਸ਼ਨ ਦੁਆਰਾ ਵੇਫਰ ਦੀ ਸਤ੍ਹਾ 'ਤੇ ਕੋਟ ਕੀਤਾ ਜਾਂਦਾ ਹੈ, ਅਤੇ ਗਰਮ ਕਰਨ ਅਤੇ ਠੀਕ ਕਰਨ ਤੋਂ ਬਾਅਦ, ਇੱਕ ਫੋਟੋਲਿਥੋਗ੍ਰਾਫੀ ਪ੍ਰਕਿਰਿਆ ਦੀ ਵਰਤੋਂ ਲੋੜੀਂਦੀ ਸਥਿਤੀ 'ਤੇ ਛੇਕ ਖੋਲ੍ਹਣ ਲਈ ਕੀਤੀ ਜਾਂਦੀ ਹੈ, ਅਤੇ ਫਿਰ ਐਚਿੰਗ ਕੀਤੀ ਜਾਂਦੀ ਹੈ। ਅੱਗੇ, ਫੋਟੋਰੇਸਿਸਟ ਨੂੰ ਹਟਾਉਣ ਤੋਂ ਬਾਅਦ, Ti ਅਤੇ Cu ਨੂੰ ਕ੍ਰਮਵਾਰ ਇੱਕ ਰੁਕਾਵਟ ਪਰਤ ਅਤੇ ਇੱਕ ਬੀਜ ਪਰਤ ਦੇ ਰੂਪ ਵਿੱਚ ਭੌਤਿਕ ਭਾਫ਼ ਜਮ੍ਹਾ ਕਰਨ ਦੀ ਪ੍ਰਕਿਰਿਆ (PVD) ਦੁਆਰਾ ਵੇਫਰ 'ਤੇ ਥੁੱਕਿਆ ਜਾਂਦਾ ਹੈ। ਅੱਗੇ, RDL ਦੀ ਪਹਿਲੀ ਪਰਤ ਫੋਟੋਲਿਥੋਗ੍ਰਾਫੀ ਅਤੇ ਇਲੈਕਟ੍ਰੋਪਲੇਟਿੰਗ Cu ਪ੍ਰਕਿਰਿਆਵਾਂ ਨੂੰ ਜੋੜ ਕੇ ਐਕਸਪੋਜ਼ਡ Ti/Cu ਪਰਤ 'ਤੇ ਬਣਾਈ ਜਾਂਦੀ ਹੈ, ਅਤੇ ਫਿਰ ਫੋਟੋਰੇਸਿਸਟ ਨੂੰ ਹਟਾ ਦਿੱਤਾ ਜਾਂਦਾ ਹੈ ਅਤੇ ਵਾਧੂ Ti ਅਤੇ Cu ਨੂੰ ਨੱਕਾਸ਼ੀ ਕਰ ਦਿੱਤਾ ਜਾਂਦਾ ਹੈ। ਬਹੁ-ਪਰਤ RDL ਢਾਂਚਾ ਬਣਾਉਣ ਲਈ ਉਪਰੋਕਤ ਕਦਮਾਂ ਨੂੰ ਦੁਹਰਾਓ। ਇਹ ਵਿਧੀ ਵਰਤਮਾਨ ਵਿੱਚ ਉਦਯੋਗ ਵਿੱਚ ਵਧੇਰੇ ਵਿਆਪਕ ਤੌਰ 'ਤੇ ਵਰਤੀ ਜਾਂਦੀ ਹੈ।
RDL ਦੇ ਨਿਰਮਾਣ ਲਈ ਇੱਕ ਹੋਰ ਵਿਧੀ ਮੁੱਖ ਤੌਰ 'ਤੇ Cu Damascus ਪ੍ਰਕਿਰਿਆ 'ਤੇ ਅਧਾਰਤ ਹੈ, ਜੋ PECVD ਅਤੇ CMP ਪ੍ਰਕਿਰਿਆਵਾਂ ਨੂੰ ਜੋੜਦੀ ਹੈ।
ਫੋਟੋਸੈਂਸਟਿਵ ਪੋਲੀਮਰ 'ਤੇ ਆਧਾਰਿਤ ਇਸ ਵਿਧੀ ਅਤੇ ਆਰਡੀਐਲ ਪ੍ਰਕਿਰਿਆ ਵਿਚ ਅੰਤਰ ਇਹ ਹੈ ਕਿ ਹਰੇਕ ਪਰਤ ਦੇ ਨਿਰਮਾਣ ਦੇ ਪਹਿਲੇ ਪੜਾਅ ਵਿਚ, ਪੀਈਸੀਵੀਡੀ ਦੀ ਵਰਤੋਂ SiO2 ਜਾਂ Si3N4 ਨੂੰ ਇਕ ਇੰਸੂਲੇਟਿੰਗ ਪਰਤ ਵਜੋਂ ਜਮ੍ਹਾ ਕਰਨ ਲਈ ਕੀਤੀ ਜਾਂਦੀ ਹੈ, ਅਤੇ ਫਿਰ ਫੋਟੋਲਿਥੋਗ੍ਰਾਫੀ ਦੁਆਰਾ ਇੰਸੂਲੇਟਿੰਗ ਪਰਤ 'ਤੇ ਇਕ ਵਿੰਡੋ ਬਣਾਈ ਜਾਂਦੀ ਹੈ ਅਤੇ ਰਿਐਕਟਿਵ ਆਇਨ ਐਚਿੰਗ, ਅਤੇ Ti/Cu ਬੈਰੀਅਰ/ਸੀਡ ਪਰਤ ਅਤੇ ਕੰਡਕਟਰ ਤਾਂਬਾ ਕ੍ਰਮਵਾਰ ਸਪਟਰ ਕੀਤੇ ਜਾਂਦੇ ਹਨ, ਅਤੇ ਫਿਰ ਕੰਡਕਟਰ ਪਰਤ ਨੂੰ CMP ਪ੍ਰਕਿਰਿਆ ਦੁਆਰਾ ਲੋੜੀਂਦੀ ਮੋਟਾਈ ਤੱਕ ਪਤਲਾ ਕੀਤਾ ਜਾਂਦਾ ਹੈ, ਯਾਨੀ RDL ਜਾਂ ਥਰੋ-ਹੋਲ ਪਰਤ ਦੀ ਇੱਕ ਪਰਤ ਬਣਦੀ ਹੈ।
ਹੇਠਾਂ ਦਿੱਤੀ ਤਸਵੀਰ Cu Damascus ਪ੍ਰਕਿਰਿਆ ਦੇ ਆਧਾਰ 'ਤੇ ਬਣਾਏ ਗਏ ਮਲਟੀ-ਲੇਅਰ RDL ਦੇ ਕਰਾਸ-ਸੈਕਸ਼ਨ ਦਾ ਇੱਕ ਯੋਜਨਾਬੱਧ ਚਿੱਤਰ ਅਤੇ ਫੋਟੋ ਹੈ। ਇਹ ਦੇਖਿਆ ਜਾ ਸਕਦਾ ਹੈ ਕਿ TSV ਪਹਿਲਾਂ ਥਰੋ-ਹੋਲ ਲੇਅਰ V01 ਨਾਲ ਜੁੜਿਆ ਹੋਇਆ ਹੈ, ਅਤੇ ਫਿਰ RDL1, ਥ੍ਰੂ-ਹੋਲ ਲੇਅਰ V12, ਅਤੇ RDL2 ਦੇ ਕ੍ਰਮ ਵਿੱਚ ਹੇਠਾਂ ਤੋਂ ਉੱਪਰ ਤੱਕ ਸਟੈਕ ਕੀਤਾ ਗਿਆ ਹੈ।
RDL ਜਾਂ ਥਰੋ-ਹੋਲ ਪਰਤ ਦੀ ਹਰੇਕ ਪਰਤ ਉਪਰੋਕਤ ਵਿਧੀ ਦੇ ਅਨੁਸਾਰ ਕ੍ਰਮ ਵਿੱਚ ਤਿਆਰ ਕੀਤੀ ਜਾਂਦੀ ਹੈ।ਕਿਉਂਕਿ RDL ਪ੍ਰਕਿਰਿਆ ਲਈ CMP ਪ੍ਰਕਿਰਿਆ ਦੀ ਵਰਤੋਂ ਦੀ ਲੋੜ ਹੁੰਦੀ ਹੈ, ਇਸਦੀ ਨਿਰਮਾਣ ਲਾਗਤ ਫੋਟੋਸੈਂਸਟਿਵ ਪੋਲੀਮਰ 'ਤੇ ਅਧਾਰਤ RDL ਪ੍ਰਕਿਰਿਆ ਨਾਲੋਂ ਵੱਧ ਹੈ, ਇਸਲਈ ਇਸਦਾ ਉਪਯੋਗ ਮੁਕਾਬਲਤਨ ਘੱਟ ਹੈ।
5. IPD ਪ੍ਰਕਿਰਿਆ ਤਕਨਾਲੋਜੀ
ਤਿੰਨ-ਅਯਾਮੀ ਯੰਤਰਾਂ ਦੇ ਨਿਰਮਾਣ ਲਈ, MMIC 'ਤੇ ਸਿੱਧੇ ਆਨ-ਚਿੱਪ ਏਕੀਕਰਣ ਤੋਂ ਇਲਾਵਾ, IPD ਪ੍ਰਕਿਰਿਆ ਇਕ ਹੋਰ ਵਧੇਰੇ ਲਚਕਦਾਰ ਤਕਨੀਕੀ ਮਾਰਗ ਪ੍ਰਦਾਨ ਕਰਦੀ ਹੈ।
ਏਕੀਕ੍ਰਿਤ ਪੈਸਿਵ ਡਿਵਾਈਸਾਂ, ਜਿਨ੍ਹਾਂ ਨੂੰ ਆਈਪੀਡੀ ਪ੍ਰਕਿਰਿਆ ਵੀ ਕਿਹਾ ਜਾਂਦਾ ਹੈ, ਪੈਸਿਵ ਡਿਵਾਈਸਾਂ ਦੇ ਕਿਸੇ ਵੀ ਸੁਮੇਲ ਨੂੰ ਏਕੀਕ੍ਰਿਤ ਕਰਦੇ ਹਨ ਜਿਸ ਵਿੱਚ ਆਨ-ਚਿੱਪ ਇੰਡਕਟਰ, ਕੈਪੈਸੀਟਰ, ਰੇਸਿਸਟਰਸ, ਬਲੂਨ ਕਨਵਰਟਰਸ, ਆਦਿ ਨੂੰ ਇੱਕ ਵੱਖਰੇ ਸਬਸਟਰੇਟ ਉੱਤੇ ਇੱਕ ਟ੍ਰਾਂਸਫਰ ਬੋਰਡ ਦੇ ਰੂਪ ਵਿੱਚ ਇੱਕ ਪੈਸਿਵ ਡਿਵਾਈਸ ਲਾਇਬ੍ਰੇਰੀ ਬਣਾਉਣ ਲਈ ਸ਼ਾਮਲ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ। ਡਿਜ਼ਾਇਨ ਦੀਆਂ ਜ਼ਰੂਰਤਾਂ ਦੇ ਅਨੁਸਾਰ ਲਚਕਦਾਰ ਤਰੀਕੇ ਨਾਲ ਬੁਲਾਇਆ ਜਾਵੇ।
ਕਿਉਂਕਿ IPD ਪ੍ਰਕਿਰਿਆ ਵਿੱਚ, ਪੈਸਿਵ ਡਿਵਾਈਸਾਂ ਦਾ ਨਿਰਮਾਣ ਕੀਤਾ ਜਾਂਦਾ ਹੈ ਅਤੇ ਟ੍ਰਾਂਸਫਰ ਬੋਰਡ 'ਤੇ ਸਿੱਧਾ ਏਕੀਕ੍ਰਿਤ ਕੀਤਾ ਜਾਂਦਾ ਹੈ, ਇਸਦੀ ਪ੍ਰਕਿਰਿਆ ਦਾ ਪ੍ਰਵਾਹ ICs ਦੇ ਆਨ-ਚਿੱਪ ਏਕੀਕਰਣ ਨਾਲੋਂ ਸਰਲ ਅਤੇ ਘੱਟ ਮਹਿੰਗਾ ਹੁੰਦਾ ਹੈ, ਅਤੇ ਇੱਕ ਪੈਸਿਵ ਡਿਵਾਈਸ ਲਾਇਬ੍ਰੇਰੀ ਦੇ ਰੂਪ ਵਿੱਚ ਪਹਿਲਾਂ ਤੋਂ ਹੀ ਵੱਡੇ ਪੱਧਰ 'ਤੇ ਤਿਆਰ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ।
TSV ਤਿੰਨ-ਅਯਾਮੀ ਪੈਸਿਵ ਡਿਵਾਈਸ ਨਿਰਮਾਣ ਲਈ, IPD TSV ਅਤੇ RDL ਸਮੇਤ ਤਿੰਨ-ਅਯਾਮੀ ਪੈਕੇਜਿੰਗ ਪ੍ਰਕਿਰਿਆਵਾਂ ਦੇ ਲਾਗਤ ਬੋਝ ਨੂੰ ਪ੍ਰਭਾਵਸ਼ਾਲੀ ਢੰਗ ਨਾਲ ਆਫਸੈੱਟ ਕਰ ਸਕਦਾ ਹੈ।
ਲਾਗਤ ਦੇ ਫਾਇਦਿਆਂ ਤੋਂ ਇਲਾਵਾ, IPD ਦਾ ਇੱਕ ਹੋਰ ਫਾਇਦਾ ਇਸਦੀ ਉੱਚ ਲਚਕਤਾ ਹੈ। IPD ਦੀ ਇੱਕ ਲਚਕਤਾ ਵਿਭਿੰਨ ਏਕੀਕਰਣ ਵਿਧੀਆਂ ਵਿੱਚ ਪ੍ਰਤੀਬਿੰਬਤ ਹੁੰਦੀ ਹੈ, ਜਿਵੇਂ ਕਿ ਹੇਠਾਂ ਦਿੱਤੀ ਗਈ ਤਸਵੀਰ ਵਿੱਚ ਦਿਖਾਇਆ ਗਿਆ ਹੈ। ਫਲਿੱਪ-ਚਿੱਪ ਪ੍ਰਕਿਰਿਆ ਦੁਆਰਾ ਪੈਕੇਜ ਸਬਸਟਰੇਟ ਵਿੱਚ IPD ਨੂੰ ਸਿੱਧੇ ਤੌਰ 'ਤੇ ਏਕੀਕ੍ਰਿਤ ਕਰਨ ਦੇ ਦੋ ਬੁਨਿਆਦੀ ਤਰੀਕਿਆਂ ਤੋਂ ਇਲਾਵਾ ਜਿਵੇਂ ਕਿ ਚਿੱਤਰ (a) ਵਿੱਚ ਦਿਖਾਇਆ ਗਿਆ ਹੈ ਜਾਂ ਚਿੱਤਰ (b) ਵਿੱਚ ਦਿਖਾਇਆ ਗਿਆ ਬੰਧਨ ਪ੍ਰਕਿਰਿਆ, IPD ਦੀ ਇੱਕ ਹੋਰ ਪਰਤ ਨੂੰ ਇੱਕ ਪਰਤ 'ਤੇ ਏਕੀਕ੍ਰਿਤ ਕੀਤਾ ਜਾ ਸਕਦਾ ਹੈ। IPD ਦਾ ਜਿਵੇਂ ਕਿ ਚਿੱਤਰ (c)-(e) ਵਿੱਚ ਦਿਖਾਇਆ ਗਿਆ ਹੈ ਤਾਂ ਕਿ ਪੈਸਿਵ ਡਿਵਾਈਸ ਸੰਜੋਗਾਂ ਦੀ ਇੱਕ ਵਿਸ਼ਾਲ ਸ਼੍ਰੇਣੀ ਨੂੰ ਪ੍ਰਾਪਤ ਕੀਤਾ ਜਾ ਸਕੇ।
ਇਸ ਦੇ ਨਾਲ ਹੀ, ਜਿਵੇਂ ਕਿ ਚਿੱਤਰ (f) ਵਿੱਚ ਦਿਖਾਇਆ ਗਿਆ ਹੈ, IPD ਨੂੰ ਇੱਕ ਉੱਚ-ਘਣਤਾ ਵਾਲੇ ਪੈਕੇਜਿੰਗ ਸਿਸਟਮ ਨੂੰ ਸਿੱਧੇ ਤੌਰ 'ਤੇ ਬਣਾਉਣ ਲਈ ਇਸ 'ਤੇ ਏਕੀਕ੍ਰਿਤ ਚਿੱਪ ਨੂੰ ਸਿੱਧਾ ਦਫ਼ਨਾਉਣ ਲਈ ਇੱਕ ਅਡਾਪਟਰ ਬੋਰਡ ਵਜੋਂ ਵਰਤਿਆ ਜਾ ਸਕਦਾ ਹੈ।
ਤਿੰਨ-ਅਯਾਮੀ ਪੈਸਿਵ ਡਿਵਾਈਸਾਂ ਬਣਾਉਣ ਲਈ IPD ਦੀ ਵਰਤੋਂ ਕਰਦੇ ਸਮੇਂ, TSV ਪ੍ਰਕਿਰਿਆ ਅਤੇ RDL ਪ੍ਰਕਿਰਿਆ ਦੀ ਵਰਤੋਂ ਵੀ ਕੀਤੀ ਜਾ ਸਕਦੀ ਹੈ। ਪ੍ਰਕਿਰਿਆ ਦਾ ਪ੍ਰਵਾਹ ਮੂਲ ਰੂਪ ਵਿੱਚ ਉੱਪਰ ਦੱਸੇ ਆਨ-ਚਿੱਪ ਏਕੀਕਰਣ ਪ੍ਰਕਿਰਿਆ ਵਿਧੀ ਦੇ ਸਮਾਨ ਹੈ, ਅਤੇ ਦੁਹਰਾਇਆ ਨਹੀਂ ਜਾਵੇਗਾ; ਫਰਕ ਇਹ ਹੈ ਕਿ ਕਿਉਂਕਿ ਏਕੀਕਰਣ ਦੀ ਵਸਤੂ ਨੂੰ ਚਿੱਪ ਤੋਂ ਅਡਾਪਟਰ ਬੋਰਡ ਵਿੱਚ ਬਦਲਿਆ ਜਾਂਦਾ ਹੈ, ਇਸ ਲਈ ਕਿਰਿਆਸ਼ੀਲ ਖੇਤਰ ਅਤੇ ਇੰਟਰਕਨੈਕਸ਼ਨ ਲੇਅਰ 'ਤੇ ਤਿੰਨ-ਅਯਾਮੀ ਪੈਕੇਜਿੰਗ ਪ੍ਰਕਿਰਿਆ ਦੇ ਪ੍ਰਭਾਵ ਨੂੰ ਵਿਚਾਰਨ ਦੀ ਕੋਈ ਲੋੜ ਨਹੀਂ ਹੈ। ਇਹ ਅੱਗੇ IPD ਦੀ ਇੱਕ ਹੋਰ ਮੁੱਖ ਲਚਕਤਾ ਵੱਲ ਲੈ ਜਾਂਦਾ ਹੈ: ਪੈਸਿਵ ਡਿਵਾਈਸਾਂ ਦੀਆਂ ਡਿਜ਼ਾਈਨ ਲੋੜਾਂ ਦੇ ਅਨੁਸਾਰ ਕਈ ਤਰ੍ਹਾਂ ਦੀਆਂ ਸਬਸਟਰੇਟ ਸਮੱਗਰੀਆਂ ਨੂੰ ਲਚਕਦਾਰ ਢੰਗ ਨਾਲ ਚੁਣਿਆ ਜਾ ਸਕਦਾ ਹੈ।
IPD ਲਈ ਉਪਲਬਧ ਸਬਸਟਰੇਟ ਸਮੱਗਰੀ ਨਾ ਸਿਰਫ਼ ਆਮ ਸੈਮੀਕੰਡਕਟਰ ਸਬਸਟਰੇਟ ਸਮੱਗਰੀ ਜਿਵੇਂ ਕਿ Si ਅਤੇ GaN, ਸਗੋਂ Al2O3 ਵਸਰਾਵਿਕਸ, ਘੱਟ-ਤਾਪਮਾਨ/ਉੱਚ-ਤਾਪਮਾਨ ਸਹਿ-ਫਾਇਰਡ ਵਸਰਾਵਿਕਸ, ਕੱਚ ਦੇ ਸਬਸਟਰੇਟ, ਆਦਿ ਵੀ ਹਨ। IPD ਦੁਆਰਾ ਏਕੀਕ੍ਰਿਤ ਡਿਵਾਈਸਾਂ।
ਉਦਾਹਰਨ ਲਈ, IPD ਦੁਆਰਾ ਏਕੀਕ੍ਰਿਤ ਤਿੰਨ-ਅਯਾਮੀ ਪੈਸਿਵ ਇੰਡਕਟਰ ਢਾਂਚਾ ਇੰਡਕਟਰ ਦੀ ਕਾਰਗੁਜ਼ਾਰੀ ਨੂੰ ਪ੍ਰਭਾਵਸ਼ਾਲੀ ਢੰਗ ਨਾਲ ਬਿਹਤਰ ਬਣਾਉਣ ਲਈ ਇੱਕ ਗਲਾਸ ਸਬਸਟਰੇਟ ਦੀ ਵਰਤੋਂ ਕਰ ਸਕਦਾ ਹੈ। TSV ਦੀ ਧਾਰਨਾ ਦੇ ਉਲਟ, ਕੱਚ ਦੇ ਸਬਸਟਰੇਟ 'ਤੇ ਬਣੇ ਥਰੋ-ਹੋਲਜ਼ ਨੂੰ ਥਰੋ-ਗਲਾਸ ਵਿਅਸ (TGV) ਵੀ ਕਿਹਾ ਜਾਂਦਾ ਹੈ। IPD ਅਤੇ TGV ਪ੍ਰਕਿਰਿਆਵਾਂ ਦੇ ਅਧਾਰ ਤੇ ਨਿਰਮਿਤ ਤਿੰਨ-ਅਯਾਮੀ ਇੰਡਕਟਰ ਦੀ ਫੋਟੋ ਹੇਠਾਂ ਦਿੱਤੀ ਗਈ ਤਸਵੀਰ ਵਿੱਚ ਦਿਖਾਈ ਗਈ ਹੈ। ਕਿਉਂਕਿ ਕੱਚ ਦੇ ਸਬਸਟਰੇਟ ਦੀ ਪ੍ਰਤੀਰੋਧਕਤਾ ਰਵਾਇਤੀ ਸੈਮੀਕੰਡਕਟਰ ਸਮੱਗਰੀ ਜਿਵੇਂ ਕਿ ਸੀ ਨਾਲੋਂ ਬਹੁਤ ਜ਼ਿਆਦਾ ਹੈ, ਟੀਜੀਵੀ ਤਿੰਨ-ਅਯਾਮੀ ਇੰਡਕਟਰ ਵਿੱਚ ਬਿਹਤਰ ਇਨਸੂਲੇਸ਼ਨ ਵਿਸ਼ੇਸ਼ਤਾਵਾਂ ਹਨ, ਅਤੇ ਉੱਚ ਆਵਿਰਤੀ 'ਤੇ ਸਬਸਟਰੇਟ ਪਰਜੀਵੀ ਪ੍ਰਭਾਵ ਕਾਰਨ ਸੰਮਿਲਨ ਦਾ ਨੁਕਸਾਨ ਬਹੁਤ ਘੱਟ ਹੈ। ਰਵਾਇਤੀ TSV ਤਿੰਨ-ਅਯਾਮੀ ਪ੍ਰੇਰਕ।
ਦੂਜੇ ਪਾਸੇ, ਮੈਟਲ-ਇੰਸੂਲੇਟਰ-ਮੈਟਲ (MIM) ਕੈਪਸੀਟਰਾਂ ਨੂੰ ਇੱਕ ਪਤਲੀ ਫਿਲਮ ਡਿਪੋਜ਼ਿਸ਼ਨ ਪ੍ਰਕਿਰਿਆ ਦੁਆਰਾ ਗਲਾਸ ਸਬਸਟਰੇਟ IPD 'ਤੇ ਵੀ ਬਣਾਇਆ ਜਾ ਸਕਦਾ ਹੈ, ਅਤੇ ਇੱਕ ਤਿੰਨ-ਅਯਾਮੀ ਪੈਸਿਵ ਫਿਲਟਰ ਬਣਤਰ ਬਣਾਉਣ ਲਈ TGV ਤਿੰਨ-ਅਯਾਮੀ ਇੰਡਕਟਰ ਨਾਲ ਆਪਸ ਵਿੱਚ ਜੁੜਿਆ ਹੋਇਆ ਹੈ। ਇਸ ਲਈ, IPD ਪ੍ਰਕਿਰਿਆ ਵਿੱਚ ਨਵੇਂ ਤਿੰਨ-ਅਯਾਮੀ ਪੈਸਿਵ ਡਿਵਾਈਸਾਂ ਦੇ ਵਿਕਾਸ ਲਈ ਵਿਆਪਕ ਐਪਲੀਕੇਸ਼ਨ ਸੰਭਾਵਨਾ ਹੈ।
ਪੋਸਟ ਟਾਈਮ: ਨਵੰਬਰ-12-2024